Toggle navigation
首页
问答
文章
积分商城
专家
专区
更多专区...
文档中心
返回主站
搜索
提问
会员
中心
登录
注册
RT-Thread一般讨论
请问RT-Thread支持Cortex-M7或者CortexA分支预测吗?
发布于 2020-03-23 11:31:16 浏览:1346
订阅该版
如题。 Cortex-M7或者更强大的CPU有分支预测能力,可以加快执行速度,但是有乱序执行的问题。请问现在是否有这方面的支持?如果要启用分支预测的话,有哪些需要注意的事项? 谢谢!
查看更多
8
个回答
默认排序
按发布时间排序
aozima
2020-03-23
调网络不抓包,调I2C等时序不上逻辑分析仪,就像电工不用万用表!多用整理的好的文字,比截图更省流量,还能在整理过程中思考。
这块对软件是透明的吧
jhonyi
2020-03-23
这家伙很懒,什么也没写!
>这块对软件是透明的吧 --- 如果启动分支预测和乱序执行的话,那么如果不插入barrier指令,有些驱动可能会有潜在的问题吧?对于一个外设的多个寄存器的访问,从CPU的角度看是没有关联的,但是硬件上往往必须有先后秩序的。另外,有些多线程之间的同步可能也会有问题吧?
aozima
2020-03-23
调网络不抓包,调I2C等时序不上逻辑分析仪,就像电工不用万用表!多用整理的好的文字,比截图更省流量,还能在整理过程中思考。
驱动如果有用DMA的,只加刷新cache的操作就可以了,注意内存的cache line对齐。 线程切换和IAP的话,要考虑DSB和ISB,特别是IAP后,必须要清空指令流水线。
jhonyi
2020-03-23
这家伙很懒,什么也没写!
>驱动如果有用DMA的,只加刷新cache的操作就可以了,注意内存的cache line对齐。 > >线程切换和IAP的话,要考 ... --- 多谢回答。我看了一下外设部分的内存模式: Device memory: within the device region, the loads and stores are done strictly in order. This is to ensure the registers are set in the proper order. CPU是可以保证顺序的。现在唯一不确定的是编译器是否会进行Out-of-order优化。
qz_rtt
2020-03-26
这家伙很懒,什么也没写!
你想多了。分支预测和乱序执行是两回事,只有分支预测并不会导致乱序执行。现代CPU普遍有硬件分支预测(这个实现起来很容易),但据我所知,cortex-m是不支持乱序执行的。 另外,操作外设寄存器时,对应的地址或变量要加volatile关键字,阻止编译器对它的访问进行优化。而且,编译器调整指令顺序是很慎重的,除非你用-O3。
qz_rtt
2020-03-26
这家伙很懒,什么也没写!
你看的那个文档是A的吧,M上不管是不是访问外设,都顺序执行。
jhonyi
2020-04-06
这家伙很懒,什么也没写!
>你想多了。分支预测和乱序执行是两回事,只有分支预测并不会导致乱序执行。现代CPU普遍有硬件分支预测(这 ... --- 说实话我没有搞得太明白哈,所以来这里请教。 我的疑惑是Cortex-M7支持双发射的话,是不是就意味着乱序执行呢?如果不能乱序执行的话,能进行双发射吗? 现在我比较清楚的是,对于device和strongly-ordered的空间,cortex-m系列的处理器都是保证访存是严格按照指令顺序执行的,因此倒不担心汇编指令顺序正确情况下的访存顺序会颠倒。 但是还有一个疑问是对于编译器的reorder的,就是你提到的volatile的问题。 按我的理解,volatile是防止编译器将真实的访存指令给优化掉,而用通用寄存器(R0-R15)中的值代替。其并不能保证相邻的两个volatile变量的访问顺序被编译器给颠倒过来的。 ARM的AN321《ARM Cortex™-M Programming Guide to Memory Barrier Instructions》提到:For peripheral accesses, the peripheral registers must be declared with the volatile keyword to prevent the C compiler from caching the data. In this way, each time a volatile register is accessed, the processor will generate a corresponding transfer on the bus interface. 这句话的意思也只是说明volatile可以防止编译器不生成真实的访存指令。 在linux中,驱动程序中对于寄存器的访问都很小心地加了一个barrier宏: #define barrier() __asm__ __volatile__("": : :"memory") 这个宏的目的就是防止C编译器将其之前的内存访问和之后的内存访问颠倒过来的。 在linux中,相应的内存映射寄存器都是用volatile声明了的,但是仍然加入这个宏来防止c编译器生成代码时调整寄存器的访问顺序,是否说明仅仅对每个寄存器声明volatile是不足以防止编译器优化出问题来呢?
jhonyi
2020-04-06
这家伙很懒,什么也没写!
>你想多了。分支预测和乱序执行是两回事,只有分支预测并不会导致乱序执行。现代CPU普遍有硬件分支预测(这 ... --- 再查了一下cortex-m7的手册,这个处理器确实不是乱序的: The processor has an in-order super-scalar pipeline that means many instructions can be dual-issued, including load/load and load/store instruction pairs because of multiple memory interfaces
撰写答案
登录
注册新账号
关注者
0
被浏览
1.3k
关于作者
jhonyi
这家伙很懒,什么也没写!
提问
3
回答
22
被采纳
0
关注TA
发私信
相关问题
1
有关动态模块加载的一篇论文
2
最近的调程序总结
3
晕掉了,这么久都不见layer2的踪影啊
4
继续K9ii的历程
5
[GUI相关] FreeType 2
6
[GUI相关]嵌入式系统中文输入法的设计
7
20081101 RT-Thread开发者聚会总结
8
嵌入式系统基础
9
linux2.4.19在at91rm9200 上的寄存器设置
10
[转]基于嵌入式Linux的通用触摸屏校准程序
推荐文章
1
RT-Thread应用项目汇总
2
玩转RT-Thread系列教程
3
国产MCU移植系列教程汇总,欢迎查看!
4
机器人操作系统 (ROS2) 和 RT-Thread 通信
5
五分钟玩转RT-Thread新社区
6
【技术三千问】之《玩转ART-Pi》,看这篇就够了!干货汇总
7
关于STM32H7开发板上使用SDIO接口驱动SD卡挂载文件系统的问题总结
8
STM32的“GPU”——DMA2D实例详解
9
RT-Thread隐藏的宝藏之completion
10
【ART-PI】RT-Thread 开启RTC 与 Alarm组件
最新文章
1
使用百度AI助手辅助编写一个rt-thread下的ONVIF设备发现功能的功能代码
2
RT-Thread 发布 EtherKit开源以太网硬件!
3
rt-thread使用cherryusb实现虚拟串口
4
《C++20 图形界面程序:速度与渲染效率的双重优化秘籍》
5
《原子操作:程序世界里的“最小魔法单位”解析》
热门标签
RT-Thread Studio
串口
Env
LWIP
SPI
AT
Bootloader
Hardfault
CAN总线
FinSH
ART-Pi
USB
DMA
文件系统
RT-Thread
SCons
RT-Thread Nano
线程
MQTT
STM32
RTC
FAL
rt-smart
ESP8266
I2C_IIC
WIZnet_W5500
UART
ota在线升级
PWM
cubemx
freemodbus
flash
packages_软件包
BSP
潘多拉开发板_Pandora
定时器
ADC
GD32
flashDB
socket
中断
Debug
编译报错
msh
SFUD
keil_MDK
rt_mq_消息队列_msg_queue
ulog
C++_cpp
at_device
本月问答贡献
踩姑娘的小蘑菇
7
个答案
3
次被采纳
a1012112796
13
个答案
2
次被采纳
张世争
9
个答案
2
次被采纳
rv666
5
个答案
2
次被采纳
用户名由3_15位
11
个答案
1
次被采纳
本月文章贡献
程序员阿伟
8
篇文章
2
次点赞
hhart
3
篇文章
4
次点赞
大龄码农
1
篇文章
3
次点赞
ThinkCode
1
篇文章
1
次点赞
Betrayer
1
篇文章
1
次点赞
回到
顶部
发布
问题
分享
好友
手机
浏览
扫码手机浏览
投诉
建议
回到
底部