CACHE zynq

libcpu 中 zynqmp-r5/cache.c 中，DCacheFlush 写 cpsr 问题

发布于 2024-04-07 18:02:36 浏览：531 订阅该版

rvcore 2024-04-07

这家伙很懒，什么也没写！

CPTO_2328 2024-04-08

这家伙很懒，什么也没写！

三世执戟 2024-04-08

这家伙很懒，什么也没写！

CPTO_2328 2024-04-09

这家伙很懒，什么也没写！

rvcore 2024-04-09

这家伙很懒，什么也没写！

CPTO_2328 2024-04-11

这家伙很懒，什么也没写！

CPTO_2328 2024-04-18

这家伙很懒，什么也没写！

大佬，最近看的时候又有一点疑惑，如果有时间希望可以解答一下，谢谢！
```c
void Xil_DCacheFlush(void)
{
    register u32 CsidReg, C7Reg;
    u32 CacheSize, LineSize, NumWays;
    u32 Way, WayIndex, Set, SetIndex, NumSet;
    u32 currmask;

currmask = mfcpsr();
    mtcpsr(currmask | IRQ_FIQ_MASK);

/* Select cache level 0 and D cache in CSSR */
    mtcp(XREG_CP15_CACHE_SIZE_SEL, 0);

#if defined (__GNUC__)
    CsidReg = mfcp(XREG_CP15_CACHE_SIZE_ID);
#elif defined (__ICCARM__)
    mfcp(XREG_CP15_CACHE_SIZE_ID, CsidReg);
#endif
    /* Determine Cache Size */

CacheSize = (CsidReg >> 13U) & 0x000001FFU;
    CacheSize += 0x00000001U;
    CacheSize *= (u32)128;    /* to get number of bytes */

/* Number of Ways */
    NumWays = (CsidReg & 0x000003ffU) >> 3U;
    NumWays += 0x00000001U;

/* Get the cacheline size, way size, index size from csidr */
    LineSize = (CsidReg & 0x00000007U) + 0x00000004U;

NumSet = CacheSize / NumWays;
    NumSet /= (0x00000001U << LineSize);

Way = 0U;
    Set = 0U;

/* Invalidate all the cachelines */
    for (WayIndex = 0U; WayIndex < NumWays; WayIndex++)
    {
        for (SetIndex = 0U; SetIndex < NumSet; SetIndex++)
        {
            C7Reg = Way | Set;
            /* Flush by Set/Way */
            asm_clean_inval_dc_line_sw(C7Reg);

Set += (0x00000001U << LineSize);
        }
        Set = 0U;
        Way += 0x40000000U;
    }

/* Wait for flush to complete */
    dsb();
    mtcpsr(currmask);

mtcpsr(currmask);
}
```
在这段代码中，有以下几个疑惑：
1. 查看 R5 的 TRM 发现，CCSIDR 寄存器[27:13]位为 NumSets，代码中的 mask 为 `0x1FFU << 13U`，这里是否为 `0x7FFFU << 13U`，因为这里寄存器显示 mask 为 15bit。
2. CacheSize 在 num_set 的数量乘以 128，这里是否应该乘以 cache line size
3. NumWays 这里计算方式为 `NumWays = (CsidReg & 0x000003ffU) >> 3U`。NumWay 在 CCSIDR 寄存器由 [12:3]表示，这里 mask 是否应该是 `0x3FFU << 3U`，这里移位的顺序错了
4. 这里 linSize 的计算方式为什么是 ` (CsidReg & 0x00000007U) + 0x00000004U`，这里是否应该是 `2 ^ (CsidReg & 0x7U)`
5. 这里的变量 `CacheSize` 计算的是一个 way 的大小，而不是整个 cache 的大小。因此，NumSet 是计算有误？实际上 CacheSize 应该是 `NumWays * NumSet * LineSize`
6. 这里计算 `CacheSize` 主要目的是计算 `NumSet`，但是可以从 CCSIDR 寄存器中直接读取 set，way，line 的信息，是否 `CacheSize` 的计算是不必要的？