Toggle navigation
首页
问答
文章
积分商城
专家
专区
更多专区...
文档中心
返回主站
搜索
提问
会员
中心
登录
注册
CACHE
Cortex-R
libcpu 中 zynqmp-r5/cache.c 中,DCacheFlush 问题
发布于 2024-04-24 09:04:25 浏览:330
订阅该版
在 zynqmp-r5/cache.c 中,DCacheFlush 函数会用来清除,无效所有的 dcache 的 cacheline ```c Flush(void) { register u32 CsidReg, C7Reg; u32 CacheSize, LineSize, NumWays; u32 Way, WayIndex, Set, SetIndex, NumSet; u32 currmask; currmask = mfcpsr(); mtcpsr(currmask | IRQ_FIQ_MASK); /* Select cache level 0 and D cache in CSSR */ mtcp(XREG_CP15_CACHE_SIZE_SEL, 0); #if defined (__GNUC__) CsidReg = mfcp(XREG_CP15_CACHE_SIZE_ID); #elif defined (__ICCARM__) mfcp(XREG_CP15_CACHE_SIZE_ID, CsidReg); #endif /* Determine Cache Size */ CacheSize = (CsidReg >> 13U) & 0x000001FFU; CacheSize += 0x00000001U; CacheSize *= (u32)128; /* to get number of bytes */ /* Number of Ways */ NumWays = (CsidReg & 0x000003ffU) >> 3U; NumWays += 0x00000001U; /* Get the cacheline size, way size, index size from csidr */ LineSize = (CsidReg & 0x00000007U) + 0x00000004U; NumSet = CacheSize / NumWays; NumSet /= (0x00000001U << LineSize); Way = 0U; Set = 0U; /* Invalidate all the cachelines */ for (WayIndex = 0U; WayIndex < NumWays; WayIndex++) { for (SetIndex = 0U; SetIndex < NumSet; SetIndex++) { C7Reg = Way | Set; /* Flush by Set/Way */ asm_clean_inval_dc_line_sw(C7Reg); Set += (0x00000001U << LineSize); } Set = 0U; Way += 0x40000000U; } /* Wait for flush to complete */ dsb(); mtcpsr(currmask); mtcpsr(currmask); } ``` 在这段代码中,有以下几个疑惑: 1. 查看 R5 的 TRM 发现,CCSIDR 寄存器`[27:13]`位为 NumSets,代码中的 mask 为 `0x1FFU << 13U`,这里是否为 `0x7FFFU << 13U`,因为这里寄存器显示 mask 为 15bit。 2. CacheSize 在 num_set 的数量乘以 128,这里是否应该乘以 cache line size 3. NumWays 这里计算方式为 `NumWays = (CsidReg & 0x000003ffU) >> 3U`。NumWay 在 CCSIDR 寄存器由 [12:3]表示,这里 mask 是否应该是 `0x3FFU << 3U`,这里移位的顺序错了 4. 这里 linSize 的计算方式为什么是 `(CsidReg & 0x00000007U) + 0x00000004U`,这里是否应该是 `2 ^ (CsidReg & 0x7U)` 5. 这里的变量 CacheSize 计算的是一个 way 的大小,而不是整个 cache 的大小。因此,NumSet 是计算有误?实际上 CacheSize 应该是 `NumWays * NumSet * LineSize` 6. 这里计算 CacheSize 主要目的是计算 NumSet,但是可以从 CCSIDR 寄存器中直接读取 set,way,line 的信息,是否 CacheSize 的计算是不必要的?
查看更多
0
个回答
默认排序
按发布时间排序
暂无答案,快来添加答案吧
撰写答案
登录
注册新账号
关注者
0
被浏览
330
关于作者
CPTO_2328
这家伙很懒,什么也没写!
提问
2
回答
0
被采纳
0
关注TA
发私信
相关问题
1
COTEX-A7配置L2 cache
2
h743 ICache无法进行socket通信
3
H750 SPI DMA 问题
4
关于 DMA 和 Dcache 操作的疑惑?
5
谁知道cache,uncache的概念
6
lwip与CACHE引出关于GCC 连接脚本的疑惑
7
v4.0.1的bsp下的imxrt1021工程下没有drv_cache.c
8
stm32h743xi 开启D-Cache后死机
9
针对STM32F7系列平台的MPU,Cache特性,需要注意哪些问题?
10
如何实现内存分配成uncached
推荐文章
1
RT-Thread应用项目汇总
2
玩转RT-Thread系列教程
3
国产MCU移植系列教程汇总,欢迎查看!
4
机器人操作系统 (ROS2) 和 RT-Thread 通信
5
五分钟玩转RT-Thread新社区
6
【技术三千问】之《玩转ART-Pi》,看这篇就够了!干货汇总
7
关于STM32H7开发板上使用SDIO接口驱动SD卡挂载文件系统的问题总结
8
STM32的“GPU”——DMA2D实例详解
9
RT-Thread隐藏的宝藏之completion
10
【ART-PI】RT-Thread 开启RTC 与 Alarm组件
最新文章
1
RT-Thread CI编译产物artifacts自动上传功能介绍
2
STM32G030移植RT-Thread
3
CubeMX & RT-Thread Studio 联合开发说明
4
RT-Thread项目助手v0.3 | Ubuntu与MacOS平台的RT-Thread Env
5
【FRA156测评DM-MCX】- 环境配置篇
热门标签
RT-Thread Studio
串口
Env
LWIP
SPI
AT
Bootloader
Hardfault
CAN总线
FinSH
ART-Pi
USB
DMA
文件系统
RT-Thread
SCons
RT-Thread Nano
线程
MQTT
STM32
RTC
rt-smart
FAL
I2C_IIC
ESP8266
UART
cubemx
WIZnet_W5500
ota在线升级
PWM
BSP
flash
freemodbus
packages_软件包
潘多拉开发板_Pandora
GD32
定时器
ADC
flashDB
编译报错
socket
中断
rt_mq_消息队列_msg_queue
keil_MDK
Debug
ulog
SFUD
msh
C++_cpp
MicroPython
本月问答贡献
lchnu
3
个答案
2
次被采纳
张世争
1
个答案
2
次被采纳
a1012112796
9
个答案
1
次被采纳
三世执戟
8
个答案
1
次被采纳
聚散无由
5
个答案
1
次被采纳
本月文章贡献
jinchanchan
12
篇文章
13
次点赞
ssdd45555
3
篇文章
2
次点赞
聚散无由
1
篇文章
4
次点赞
RTT_逍遥
1
篇文章
3
次点赞
hywing
1
篇文章
2
次点赞
回到
顶部
发布
问题
分享
好友
手机
浏览
扫码手机浏览
投诉
建议
回到
底部