GD32 外部中断时延

发布于 2023-08-02 21:36:23 浏览：1092 订阅该版

主控是GD32F303VCT6，使用的RTT，现在是三个引脚对应（PC13~15）外部中断进入后控制一个引脚拉高，然后可能是因为会有全局中断关闭的行为，会出现一些情况下触发中断和开启引脚时延过大的情况，可以接受的delay现在在5us左右，而实际已经采到会出现17us的情况。
其中一个效果如下：

![1158032.png](https://oss-club.rt-thread.org/uploads/20230802/c04e641c5b52a1cf63e2070ae5607608.png.webp)
信号0是被拉高的信号，3是外部中断触发信号，1的高电平为中断被全局关掉的部分。
因为重写了禁用外部中断的函数，在禁用中断前先拉高对应gpio，用来测试。

```
;/*
; * rt_base_t rt_hw_interrupt_disable();
; */
rt_hw_interrupt_disable    PROC
    EXPORT  rt_hw_interrupt_disable
		
    ; Set GPIO (Assuming the bit of interest is the 7th bit)
    LDR     r1, =0x40010C10       ; Load the address of GPIO_BOP
    MOV     r2, #0x800            ; The mask for the 11th bit
    STR     r2, [r1]              ; Write to GPIO_BOP, setting the 7th bit
	
    MRS     r0, PRIMASK
    CPSID   I
    BX      LR
    ENDP

;/*
; * void rt_hw_interrupt_enable(rt_base_t level);
; */
rt_hw_interrupt_enable    PROC
    EXPORT  rt_hw_interrupt_enable
    MSR     PRIMASK, r0
	
    ; Clear GPIO (Assuming the bit of interest is the 7th bit)
    LDR     r1, =0x40010C14       ; Load the address of GPIO_BC
    MOV     r2, #0x800            ; The mask for the 11th bit
    STR     r2, [r1]              ; Write to GPIO_BC, clearing the 7th bit
	
    BX      LR
    ENDP

```
EXTI10_15_IRQHandler已经重写，没有使用rtt的接口，几个相关的io也是直接调用的GD的库。
我现在不太理解，因为外部中断已经被我设为0 0 的优先级，按理说是最高了，从Keil的中断表里看也只有SVCall是0优先级，（systick和pendsv优先级是240也是不能理解的部分）。
如果关闭外部中断后不响应中断，在开启中断后应该直接响应最高优先级的中断吗，为什么按照上面的图里，中间还有多次开关的情况却没有先响应我的中断。